App :: Forexample.
ein Führer durch Katalysator, Apache, lichttpd, nginx, monit, ..., Konfiguration Hölle ...
 | Hardware :: Verilog :: ParserEine vollständige Grammatik für den Parsing Verilog-Code mit perl |
| Jetzt downloaden | |
Hardware :: Verilog :: Parser Ranking & Zusammenfassung
Anzeige
- Lizenz:
- Perl Artistic License
- Preis:
- FREE
- Name des Herausgebers:
- Greg London
- Website des Verlags:
- http://search.cpan.org/~gslondon/
Hardware :: Verilog :: Parser Stichworte
Hardware :: Verilog :: Parser Beschreibung
Eine komplette Grammatik zum Analysieren von Verilog-Code mit Perl Hardware :: Verilog :: Parser ist ein Perl-Modul, das die vollständige Grammatik definiert, die zur Analyse eines Verilog-Codes erforderlich ist. Durch Überlastung dieser Grammatik können Perl-Skripts einfach erstellt werden, die durch Verilog-Code ausgeführt werden, und bestimmte Funktionen ausführen Diese einzelne Änderung druckt alle Instanznamen aus, die in der analysierten Datei auftreten. Dies kann nützlich sein, um ein automatisches Build-Skript oder einen grafischen hierarchischen Browser eines Verilog-Designs zu erstellen. Dieses Modul ist derzeit in der Alpha-Version. Alle Code können sich ändern. Fehlerberichte sind willkommen.Synopsis Verwenden Sie Hardware :: verilog :: Parser; $ PARSER = Neue Hardware :: Verilog :: Parser; $ Parser-> Dateiname (@argv); Anforderungen: · Perl.
Hardware :: Verilog :: Parser Zugehörige Software
