Myhdl. Python als Hardwarebeschreibung Sprache
Jetzt downloaden

Myhdl. Ranking & Zusammenfassung

Myhdl. Stichworte

Python-Bibliothek Python Hardware- Bezeichnung Hardwarebeschreibung Hardware-Überprüfung.

Myhdl. Beschreibung

Python als Hardwarebeschreibung Sprache MyHDL ist ein Open-Source-Python-Paket, mit dem Sie von Python nach Silizium gehen können. Es kann Ihnen dabei helfen, Python als Hardwarbeschreibung und Überprüfungssprache zu verwenden. FurThermore, Sie können den Implementierungsorientierter MyHDL-Code automatisch in Verilog und VHDL konvertieren und von dort zu einer Silicium-Implementierung einnehmen. ModeringPythons Macht und Klarheit machen Myhdl eine ideale Lösung für die hohe Modellierung. Python ist berühmt, um elegante Lösungen für komplexe Modellierungsprobleme zu ermöglichen. Darüber hinaus ist Python für schnelle Anwendungsentwicklung und -experimente hervorragend. Die wichtigste Idee hinter MyHDL ist der Einsatz von Python-Generatoren, um die Parallatikzellen der Hardware zu modellieren. Generatoren werden am besten als fortlaufende Funktionen beschrieben. MyHDL-Generatoren sind ähnlich wie immer Blöcke in Verilog und Prozesse im VHDL.A-Hardware-Modul wird als Funktion modelliert, die Generatoren zurückgibt. Dieser Ansatz macht es unkompliziert, Merkmale wie beliebige Hierarchie, mit dem Namen Port-Association, Arrays von Instanzen und bedingter Instanziationen zu unterstützen. Darüber hinaus bietet MyHDL Klassen, die traditionelle Hardwarebeschreibungskonzepte implementieren. Es bietet eine Signalklasse, um die Kommunikation zwischen den Generatoren, einer Klasse, um Bit-orientierte Operationen zu unterstützen, und eine Klasse für Aufzählungsarten. Es unterstützt die Anzeige der Wellenform durch Verfolgung von Signaländerungen in einer VCD-Datei.With MyHDL kann der Python-Gerätest-Framework für Hardware-Designs verwendet werden. Obwohl Einheitstests eine beliebte moderne Software-Überprüfungs-Technik ist, ist es in der Hardware-Design-World.MYHDL auch in der Hardware-Bestätigungssprache für Verilog-Designs, durch Co-Simulation mit herkömmlichen HDL-Simulatoren. Beschränkungen, MyHDL-Designs können in Verilog oder VHDL konvertiert werden. Dies bietet einen Pfad in einen traditionellen Designfluss, einschließlich Synthese und Implementierung. Die Cabrio-Teilmenge ist jedoch viel breiter als die Standardsynthese-Subset und umfasst Funktionen, die für die Modellierungs- und Testbänke mit hoher Ebene verwendet werden können. Der Konverter arbeitet an einem instanischen Design, das vollständig ausgearbeitet wurde. Folglich kann die ursprüngliche Designstruktur willkürlich komplex sein. Darüber hinaus gelten die Konvertierungseinschränkungen nur für Code-Innen-Generatoren. Außerhalb von Generatoren kann Pythons volle Leistung ohne Konvertierfähigkeit verwendet werden. Eine bemerkenswerte Funktion ist das automatisierte Umgang mit unterzeichneten arithmetischen Fragen. Anforderungen: · Python

Myhdl. Zugehörige Software